# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-282455

(43) Date of publication of application: 03.10.2003

(51)Int.CI.

H01L 21/205 C23C 16/02 H01L 21/365

(21)Application number: 2002-084968

(71)Applicant: NEC CORP

(22)Date of filing:


26.03.2002

(72)Inventor: NANBAE KOICHI

# (54) METHOD OF CLEANING AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of removing contamination due to impurities and physical damages onto the surface of a semiconductor substrate before crystal growth or on the surface of a semiconductor before regrowth, with a minimum change in shape, without inducing the diffusion of impurities or crystal defects in an original semiconductor layer. SOLUTION: In a crystal growth apparatus, a material having etching action and a material for crystal growth are supplied at the same time onto the surface of a semiconductor wafer to be well-balanced between an etching rate and a crystal growth speed, resulting in the efficient removal of residual impurities.



## **LEGAL STATUS**

[Date of request for examination]

21.02.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-282455 (P2003-282455A)

(43)公開日 平成15年10月3日(2003.10.3)

(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコート*(参考)
H01L 21/205		H 0 1 L 21/205	4 K 0 3 0
C 2 3 C 16/02		C 2 3 C 16/02	5 F 0 4 5
H 0 1 L 21/365		H 0 1 L 21/365	

## 審査請求 未請求 請求項の数38 OL (全 14 頁)


(21)出願番号	特顧2002-84968(P2002-84968)	(71)出願人 000004237			
		日本電気株式会社			
(22)出廢日	平成14年3月26日(2002.3.26)	東京都港区芝五丁目7番1号			
		(72)発明者 難波江 宏一			
	•	東京都港区芝5丁目7番1号 日本電気株			
		式会社内			
		(74)代理人 100110928			
		弁理士 速水 進治			
		Fターム(参考) 4KO3O BA11 BA55 DA04 JA01 JA05			
		5F045 AB14 AB17 AB18 AB22 AB23			
		AC08 AD10 AE23 AF04 BB14			
		EB15 EE13 HA03			

## (54) 【発明の名称】 清浄処理方および半導体装置の製造方法

## (57)【要約】

【課題】もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する手法を提供すること。

【解決手段】結晶成長装置内で、半導体ウエハ表面に、 エッチング作用のある原料と結晶成長原料を同時に供給 し、エッチング速度と結晶成長速度をバランスさせるこ とで、効率良く残留不純物を除去する。



#### 【特許請求の範囲】

【請求項1】 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、同時に、または交互に、前記半導体層に接触せしめる清浄処理工程を含むことを特徴とする清浄処理方法。

【請求項2】 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する清浄処理工程を含むことを特徴とする清浄処理方法。

【請求項3】 半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する清浄処理工程を含むことを特徴とする清浄処理方法。

【請求項4】 請求項3に記載の清浄処理方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給されることを特徴とすることを特徴とする清浄処理方法。

【請求項5】 請求項1乃至4いずれかに記載の清浄処理方法において、前記清浄処理工程を実施する前後における前記半導体層の層厚の差が、100nm以下であることを特徴とする清浄処理方法。

【請求項6】 請求項1乃至5いずれかに記載の清浄処理方法において、前記清浄処理工程を実施する際に、前記半導体層の層厚が実質的に減少しないようにしたことを特徴とする清浄処理方法。

【請求項7】 請求項5または6に記載の清浄処理方法において、前記エッチング性物質および前記結晶成長原料の量比を調整することにより前記半導体層の層厚変化を制御することを特徴とする清浄処理方法。

【請求項8】 請求項3または4に記載の清浄処理方法において、前記半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記清浄処理工程を実施した際の前記半導体層の層厚変化速度をR、前記半導体層表面に対して前記第一のガスのみを供給した場合の前記半導体層の層厚変化速度をr1、前記半導体層表面に対して前記第二のガスのみを供給した場合の前記半導体層の層厚変化速度をr2としたときに、これらの層厚変化速度の絶対値が、

|R|<|r2|<|r1|

となるように、前記第一のガスと前記第二のガスの供給 量を調整することを特徴とする清浄処理方法。

【請求項9】 請求項8に記載の清浄処理方法において、R<0であることを特徴とする清浄処理方法。

【請求項10】 請求項8または9に記載の清浄処理方法において、 | R | が0.1 nm/sec以下であるこ

とを特徴とする清浄処理方法。

【請求項11】 請求項1乃至10いずれかに記載の清 浄処理方法において、前記結晶成長原料が、前記半導体 層を構成する元素を含むことを特徴とする清浄処理方 法。

【請求項12】 請求項1乃至11いずれかに記載の清 浄処理方法において、前記結晶成長原料が、有機金属を 含むことを特徴とする清浄処理方法。

【請求項13】 請求項1乃至12いずれかに記載の清 浄処理方法において、前記エッチング性物質がハロゲン 元素またはその化合物であることを特徴とする清浄処理 方法。

【請求項14】 請求項1乃至13いずれかに記載の清 浄処理方法において、前記半導体層が化合物半導体から なることを特徴とする清浄処理方法。

【請求項15】 請求項14に記載の清浄処理方法において、前記半導体層がIII-V族化合物半導体からなることを特徴とする清浄処理方法。

【請求項16】 請求項15に記載の清浄処理方法において、前記結晶成長原料が、前記半導体層を構成するIII 族元素を含む化合物であることを特徴とする清浄処理方法。

【請求項17】 請求項15または16に記載の清浄処理方法において、前記半導体層を構成するIII族元素が一種類からなることを特徴とする清浄処理方法。

【請求項18】 請求項15乃至17いずれかに記載の 清浄処理方法において、前記半導体層を構成するIII 族元素がインジウム(In)であることを特徴とする清 浄処理方法。

【請求項19】 半導体基板の上部に第一の半導体層を 形成する工程と、前記第一の半導体層の表面を清浄処理 する工程と、前記第一の半導体層上に第二の半導体層を 形成する工程とを含み、

前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、前記半導体層の表面に接触せしめる工程を含むことを特徴とする半導体装置の製造方法。

【請求項20】 半導体基板の上部に第一の半導体層を 形成する工程と、前記第一の半導体層の表面を清浄処理 する工程と、前記第一の半導体層上に第二の半導体層を 形成する工程とを含み、

前記第一の半導体層の表面を清浄処理する前記工程は、 前記半導体層に対してエッチング作用を有するエッチン グ性物質と結晶成長原料とを含む雰囲気に前記半導体層 の表面を暴露する工程を含むことを特徴とする半導体装 置の製造方法。

【請求項21】 半導体基板の上部に第一の半導体層を 形成する工程と、前記第一の半導体層の表面を清浄処理 する工程と、前記第一の半導体層上に第二の半導体層を 形成する工程とを含み、

前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する工程を含むことを特徴とする半導体装置の製造方法。

【請求項22】 請求項21に記載の半導体装置の製造方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給されることを特徴とすることを特徴とする半導体装置の製造方法。

【請求項23】 請求項19乃至22いずれかに記載の 半導体装置の製造方法において、前記第一の半導体層の 表面を清浄処理する前記工程を実施する前後における前 記第一の半導体層の層厚の差が、100nm以下である ことを特徴とする半導体装置の製造方法。

【請求項24】 請求項19乃至23いずれかに記載の 半導体装置の製造方法において、前記第一の半導体層の 表面を清浄処理する前記工程を実施する際に、前記第一 の半導体層の層厚が実質的に減少しないようにしたこと を特徴とする半導体装置の製造方法。

【請求項25】 請求項23または24に記載の半導体 装置の製造方法において、前記エッチング性物質および 前記結晶成長原料の量比を調整することにより前記第一 の半導体層の層厚変化を制御することを特徴とする半導 体装置の製造方法。

【請求項26】 請求項21または22に記載の半導体装置の製造方法において、前記第一の半導体層の層厚変化速度の符号を、層厚が増加する場合を正、層厚が減少する場合を負と定義し、前記第一の半導体層の表面を清浄処理する前記工程を実施した際の前記第一の半導体層の層厚変化速度をR、前記第一の半導体層表面に対して前記第一のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をr1、前記第一の半導体層表面に対して前記第二のガスのみを供給した場合の前記第一の半導体層の層厚変化速度をr2としたときに、これらの層厚変化速度の絶対値が、

|R|<|r2|<|r1|

となるように、前記第一のガスと前記第二のガスの供給 量を調整することを特徴とする半導体装置の製造方法。

【請求項27】 請求項26に記載の半導体装置の製造方法において、R<0であることを特徴とする半導体装置の製造方法。

【請求項28】 請求項26または27に記載の半導体 装置の製造方法において、 | R | が0.1 n m/sec 以下であることを特徴とする半導体装置の製造方法。

【請求項29】 請求項19乃至28いずれかに記載の 半導体装置の製造方法において、前記結晶成長原料が、 前記第一の半導体層を構成する元素を含むことを特徴と する半導体装置の製造方法。

【請求項30】 請求項19乃至29いずれかに記載の

半導体装置の製造方法において、前記結晶成長原料が、 有機金属を含むことを特徴とする半導体装置の製造方法。

【請求項31】 請求項19乃至30いずれかに記載の 半導体装置の製造方法において、前記エッチング性物質 がハロゲン元素またはその化合物であることを特徴とす る半導体装置の製造方法。

【請求項32】 請求項19乃至31いずれかに記載の 半導体装置の製造方法において、前記第一の半導体層が 化合物半導体からなることを特徴とする半導体装置の製 造方法。

【請求項33】 請求項32に記載の半導体装置の製造方法において、前記第一の半導体層がIIIーV族化合物半導体からなることを特徴とする半導体装置の製造方法。

【請求項34】 請求項33に記載の半導体装置の製造 方法において、前記結晶成長原料が、前記半導体層を構 成する111族元素を含む化合物であることを特徴とす る半導体装置の製造方法。

【請求項35】 請求項34に記載の半導体装置の製造方法において、前記半導体層を構成するIII族元素が一種類からなることを特徴とする半導体装置の製造方法。

【請求項36】 請求項35に記載の半導体装置の製造 方法において、前記半導体層を構成するIII族元素が インジウム (In) であることを特徴とする半導体装置 の製造方法。

【請求項37】 請求項19乃至36いずれかに記載の 半導体装置の製造方法において、前記第一の半導体層お よび前記第二の半導体層を気相成長により形成すること を特徴とする半導体装置の製造方法。

【請求項38】 請求項19乃至37いずれかに記載の 半導体装置の製造方法において、前記第一の半導体層を 形成する工程の後、前記第一の半導体層上にマスクを形成し、つづいて前記マスクを除去した後、前記第一の半 導体層の表面を清浄処理する前記工程を実施することを 特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体層表面を清 浄化する技術に関するものである。

[0002]

【従来の技術】半導体素子の製造工程においては、半導体基板上への同種または異種の半導体層の結晶成長工程、誘電体等をマスクとしたフォトリソグラフィーと化学エッチングまたはドライエッチングによるパターンニング工程、電流ブロック構造や光閉じ込め構造のための同種または異種の半導体層の再成長工程を繰り返すことが多い。この場合、結晶成長前の基板表面や再成長前の半導体成長層表面は、大気暴露やエッチング、洗浄等の

プロセスにより不純物汚染や物理的ダメージを受け易く、それらの表面にそのまま結晶成長を行うと素子特性や寿命が大幅に劣化してしまう。このため、不純物汚染や物理的ダメージ層を除去するために、結晶成長室内でエッチングを行い、その後、続けて結晶成長を行う手法が用いられてきた。

【〇〇〇3】このような技術として、特許第3158651号では、成長原料としてトリメチルガリウム(TMG)及びアルシン(AsH3)、エッチングガスとして塩化水素(HCI)を用いてGaAsの再成長直前に、成長室内でエッチングを施すことにより、炭素(C)、酸素(〇)、シリコン(Si)などの不純物を除去でき、またエッチング中にHCIと共にTMGを同時に供給すると、エッチングにより結晶表面に生じるストイキオメトリーからのずれが補償され、再成長界面でのキャリアの蓄積が抑制されるとされている。

【0004】また、特開昭59-65434号公報には、GaAs半導体の気相成長において、塩化水素とともにIII族元素のアルキル化合物およびV族元素の水酸化物もしくはアルキル化合物の蒸気を同時に導入して半導体層をエッチングする技術が開示されている。エッチングの速さは、毎分0 1  $\mu$  mのエッチング速度の例が示されている。こうすることにより、成長開始前の下地表面を鏡面にすることができるとされている。

【0005】また、特開昭51-74580号公報には、III-V族元素から成る半導体物質の気相エッチングをV族元素のハロゲン化物および同水酸化物を含む不活性ガス雰囲気下で実施し、V族元素の水酸化物を同時に導入する技術が記載されている。同公報によれば、平坦で、かつ鏡面性に優れた基板表面を得ることができると記載されている。

## [0006]

【発明が解決しようとする課題】しかしながら上記従来 技術では、半導体結晶の構成元素に比べてエッチング速 度が遅い汚染物質が表面に残留しやすく、例えばアイト リプルイー ジャーナルオブ セレクティド トピック ス イン カンタム エレクトロニクス 第3巻 第3 号 845ページ目から853ページ目(IEEE J ournal of Selected Topics in Quantum Electronics, Vo I. 3, NO. 3, p845~p853) に報告されて いるように、エッチングガスとしてPCI3を用い、I n P表面を成長室内でエッチングしてもSiはほとんど エッチングされず、表面に残留してしまう。また本発明 者らの実験結果では、通常の結晶成長温度付近では、特 許第3158651号で示されているような結晶成長室 内でのエッチングを施しても再成長界面の残留Siを除 去することは容易でなかった。また、残留Siを除去し ようとして基板温度を上げ過ぎたり、エッチングを深く し過ぎると、もとの半導体層の内部で不純物拡散や結晶

欠陥を生じたり、エッチングにより形状変化が起き、設 計通りのデバイス構造が作製できないという問題があっ た。

【 0 0 0 7 】本発明は上記事情に鑑みてなされたものであり、その目的とするところは、もとの半導体層中の不純物拡散や結晶欠陥の発生を誘起することなく、また形状変化を最小限にして、結晶成長前の半導体基板表面や再成長前の半導体表面の不純物汚染や物理的ダメージを再現性良く安定的に除去する手法を提供することにある。

## [8000]

【課題を解決するための手段】半導体表面に付着した特定の汚染物質の除去が困難な理由について、本発明者らは以下のように推察した。半導体層表面に付着した汚染物質に対してエッチング性物質を作用させた場合、エッチング性物質と上記特定の汚染物質が化学反応を起こす。しかし、この化学反応によって生じた結合の結合力は比較的弱く、汚染物質がエッチング性物質と結合し化合物を形成して半導体表面から脱離しても、またすぐに結合が切れて半導体表面に再付着してしまうものと予想される。このように、半導体表面に付着した特定の汚染物質は、半導体層へ再付着するため、除去が困難であると推察される。

【0009】こうした推察のもと、本発明者は、エッチング作用のある原料と結晶成長原料の両方を、清浄処理対象となる半導体層表面に接触せしめることにより、再付着を抑制しつつ汚染物質を効率的にエッチング除去できることを見いだし、本発明を完成した。

【0010】本発明によれば、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、同時に、または交互に、前記半導体層に接触せしめる清浄処理工程を含むことを特徴とする清浄処理方法が提供される。

【0011】また、本発明によれば、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する清浄処理工程を含むことを特徴とする清浄処理方法が提供される。

【 0 0 1 2 】さらに、本発明によれば、半導体層の表面に付着した汚染物質を除去する清浄処理方法であって、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する清浄処理工程を含むことを特徴とする清浄処理方法が提供される。

【 O O 1 3 】半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再

度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が半導体層表面から脱離した後、それまで汚染物質が占有していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。

【0014】本発明の清浄処理方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。

【0015】本発明の清浄処理方法において、前記清浄処理工程を実施する前後における前記半導体層の層厚の差が、100nm以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。

【0016】本発明の清浄処理方法において、前記清浄処理工程を実施する際に、前記半導体層の層厚が実質的に減少しないようにした構成とすることができる。ここで、「実質的に減少しない」とは、前記半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が0.1 nm/sec以下であることをいう。前記半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。

【0017】上記のように、清浄処理の対象となる半導 体層の層厚変化を制御することによって充分に高い清浄 度を実現できる。この理由は必ずしも明らかではない が、汚染物質が半導体層表面から脱離した後、それまで 汚染物質が占有していたサイトが結晶成長原料によって 確実に占有されることによるものと推察される。こうし た前記半導体層の層厚変化を制御は、たとえば、エッチ ング性物質および前記結晶成長原料の量比を調整するこ とができる。たとえばエッチング性ガスと原料ガスの量 比を適切に調整して半導体層表面に供給することによ り、清浄処理対象となる半導体層が実質的にエッチング されず、また、当該半導体層の上部に新たな半導体層が 実質的に成長しないようにすることができる。エッチン グ性物質と、結晶成長原料とのバランスが崩れ、エッチ ング側に傾くと、エッチングされた物質の再付着が生 じ、充分な清浄度が得られない場合がある。一方、成膜 の方に傾いた場合、汚染物質が充分に除去されないまま 新たな半導体層が積層し、充分な清浄度が得られない。

【0018】本発明の清浄処理方法において、前記半導体層の層厚変化速度の符号を、層厚が増加する場合を 正、層厚が減少する場合を負と定義し、前記清浄処理工程を実施した際の前記半導体層の層厚変化速度をR、前 記半導体層表面に対して前記第一のガスのみを供給した場合の前記半導体層の層厚変化速度を r 1、前記半導体層表面に対して前記第二のガスのみを供給した場合の前記半導体層の層厚変化速度を r 2 としたときに、これらの層厚変化速度の絶対値が、

 $|R| < |r_2| < |r_1|$ 

となるように、前記第一のガスと前記第二のガスの供給 量を調整する構成とすることができる。

【 O O 1 9 】 こうすることにより、エッチング性物質および結晶成長原料の供給バランスが適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。

【0020】本発明の清浄処理方法において、R<0である構成とすることができる。こうすることによって、 半導体層表面に関し、充分に高い清浄度を実現すること ができる。

【0021】本発明の清浄処理方法において、 | R | が 0.1 nm/sec以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。また、素子構造の設計も容易となる。

【0022】本発明の清浄処理方法において、前記結晶成長原料が、有機金属を含む構成とすることができる。

【0023】本発明の清浄処理方法において、前記エッチング性物質がハロゲン元素またはその化合物である構成とすることができる。

【 O O 2 4 】本発明の清浄処理方法において、前記半導体層が化合物半導体からなる構成とすることができる。

【OO25】本発明の清浄処理方法において、前記半導体層がIIIーV族化合物半導体からなるものとすることができる。

【 O O 2 6 】結晶成長原料を、前記半導体層を構成する I I I 族元素を含む化合物とした場合、エッチング性物 質によって形成された半導体層中の空格子位置を当該半 導体層の構成元素で占有させることができ、表面に変成 層等が形成することを防止できる。

【0027】前記半導体層を構成する I I I 族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。

【0028】本発明の清浄処理方法において、前記半導体層を構成するIII族元素がインジウム(In)である構成とすることができる。InPの気相成長においては、通常、600℃から650℃の成長温度が採用される。これは、V族元素であるリンが脱離することを防止するとともに結晶に伝導性を与えるために故意に添加された、たとえば亜鉛等の不純物の拡散を防ぎ、設計通り

の不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、InP半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、かかる成長界面の汚染の問題を有効に解決することができる。

【0029】さらに本発明によれば、以下に示す半導体 装置の製造方法が提供される。ここで、半導体装置と は、発光素子、受光素子、光変調器等の光素子や、電界 効果トランジスタ、バイポーラトランジスタ等の電子素 子を含む。

【0030】本発明によれば、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と、結晶成長原料とを、前記半導体層の表面に接触せしめる工程を含むことを特徴とする半導体装置の製造方法が提供される。

【0031】また本発明によれば、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質と結晶成長原料とを含む雰囲気に前記半導体層の表面を暴露する工程を含むことを特徴とする半導体装置の製造方法が提供される。

【0032】また本発明によれば、半導体基板の上部に第一の半導体層を形成する工程と、前記第一の半導体層の表面を清浄処理する工程と、前記第一の半導体層上に第二の半導体層を形成する工程とを含み、前記第一の半導体層の表面を清浄処理する前記工程は、前記半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に前記半導体層の表面に供給する工程を含むことを特徴とする半導体装置の製造方法が提供される。

【0033】半導体層表面にエッチング性物質が作用すると、半導体層表面に付着した汚染物質が表面から脱離する。しかしながら、その脱離した汚染物質の一部が再度半導体層表面に付着することがある。半導体層の清浄度を高めるためにはこうした汚染物質の再付着を充分に抑制することが必要となる。そこで本発明では、エッチング性物質と、結晶成長原料とを半導体層表面に接触させ、再付着を抑制しつつ汚染物質を効率的にエッチング

除去する。このような手法により汚染物質の再付着を防止できる理由は必ずしも明らかではないが、汚染物質が 半導体層表面から脱離した後、それまで汚染物質が占有 していたサイトが結晶成長原料によって速やかに占有されることによるものと推察される。

【0034】本発明の半導体装置の製造方法において、前記第一のガスおよび前記第二のガスが、間欠的に供給される構成とすることができる。こうすることによって、半導体層の表面の汚染を一層効率的に除去することができる。

【0035】本発明の半導体装置の製造方法において、前記第一の半導体層の表面を清浄処理する前記工程を実施する前後における前記第一の半導体層の層厚の差が、100nm以下である構成とすることができる。こうすることにより、充分に高い清浄度を実現することができる。

【0036】本発明の半導体装置の製造方法において、 前記第一の半導体層の表面を清浄処理する前記工程を実 施する際に、前記第一の半導体層の層厚が実質的に減少 しないようにした構成とすることができる。ここで、

「実質的に減少しない」とは、第一の半導体層の層厚がまったく減少しないか、若干の層厚の減少があってもその層厚変化速度が O. 1 nm/sec以下であることをいう。第一の半導体層の層厚が実質的に減少しないように構成することで、半導体層表面に関し、充分に高い清浄度を実現することができる。

【0037】上記のように、清浄処理の対象となる第一 の半導体層の層厚変化を制御することによって充分に高 い清浄度を実現できる。この理由は必ずしも明らかでは ないが、汚染物質が半導体層表面から脱離した後、それ まで汚染物質が占有していたサイトが結晶成長原料によ って確実に占有されることによるものと推察される。こ うした第一の半導体層の層厚変化を制御は、たとえば、 エッチング性物質および前記結晶成長原料の量比を調整 することができる。たとえばエッチング性ガスと原料ガ スの量比を適切に調整して半導体層表面に供給すること により、清浄処理対象となる半導体層が実質的にエッチ ングされず、また、当該半導体層の上部に新たな半導体 層が実質的に成長しないようにすることができる。エッ チング性物質と、結晶成長原料とのバランスが崩れ、エ ッチング側に傾くと、エッチングされた物質の再付着が 生じ、充分な清浄度が得られない場合がある。一方、成 膜の方に傾いた場合、汚染物質が充分に除去されないま ま新たな半導体層が積層し、充分な清浄度が得られな い。

【0038】本発明の半導体装置の製造方法において、 前記第一の半導体層の層厚変化速度の符号を、層厚が増 加する場合を正、層厚が減少する場合を負と定義し、前 記第一の半導体層の表面を清浄処理する前記工程を実施 した際の前記第一の半導体層の層厚変化速度をR、前記 第一の半導体層表面に対して前記第一のガスのみを供給した場合の前記第一の半導体層の層厚変化速度を r 1 、前記第一の半導体層表面に対して前記第二のガスのみを供給した場合の前記第一の半導体層の層厚変化速度を r 2 としたときに、これらの層厚変化速度の絶対値が、 R | < | r 2 | < | r 1 | となるように、前記第一のガスと前記第二のガスの供給量を調整する構成とすることができる。こうすることにより、エッチング性物質によび結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。

【0039】本発明の半導体装置の製造方法において、 R<0である構成とすることができる。こうすることに よって、半導体層表面に関し、充分に高い清浄度を実現 することができる。

【0040】本発明の半導体装置の製造方法において、 |R|が0.1nm/sec以下である構成とすることができる。こうすることにより、エッチング性物質および結晶成長原料の供給バランスがさらに適切となり、半導体層表面に付着した汚染物質が効率よく除去されるとともに、脱離した汚染物質の半導体層への再付着を抑制することができる。

【 0 0 4 1 】本発明の半導体装置の製造方法において、 前記結晶成長原料が、有機金属を含む構成とすることが できる。

【 0 0 4 2 】本発明の半導体装置の製造方法において、 前記エッチング性物質がハロゲン元素またはその化合物 である構成とすることができる。

【 0 0 4 3】本発明の半導体装置の製造方法において、 前記第一の半導体層が化合物半導体からなる構成とする ことができる。

【0044】本発明の半導体装置の製造方法において、第一の半導体層がIIIーV族化合物半導体からなるものとすることができる。このとき、記結晶成長原料が、第一の半導体層を構成するIII族元素を含む化合物である構成とすることができる。また、第一の半導体層を構成するIII族元素が一種類からなるものとすることができる。こうすることにより、半導体層表面の清浄処理中に変成層の形成や組成変化が起こることを抑えることができる。

【0045】本発明の半導体装置の製造方法において、第一の半導体層を構成するIII族元素がインジウム (In)である構成とすることができる。InPの気相成長においては、通常、600℃から650℃の成長温度が採用される。これは、V族元素であるリンが脱離することを防止するとともに不純物の亜鉛の拡散を防ぎ、設計通りの不純物プロファイルを得るためのものである。しかしながら、このような比較的低温の成長温度を採用した場合、成長界面の清浄処理がよりいっそう困難

となる。一般に、エッチング性ガスによる成長界面の清浄処理は、雰囲気温度を高温にするほど除去効率が高くなる。ところが、InP半導体系においては、清浄処理温度に上限が存在するため、成長界面の汚染が除去されにくく、特にシリコンの汚染が深刻な問題となる。本発明によれば、係る成長界面の汚染の問題を有効に解決することができる。

【0046】本発明の半導体装置の製造方法において、 前記第一の半導体層および前記第二の半導体層を気相成 長により形成する構成とすることができる。

【0047】本発明の半導体装置の製造方法において、前記第一の半導体層を形成する工程の後、前記第一の半導体層上にマスクを形成し、つづいて前記マスクを除去した後、前記第一の半導体層の表面を清浄処理する前記工程を実施する構成とすることができる。こうした工程を経た場合、第一の半導体層表面は再成長表面となり、大気による汚染、マスク材料の残存等により、表面に多くの不純物が付着しやすい。本発明によれば、こうした不純物を効率的に除去することができる。

#### [0048]

【発明の実施の形態】本発明における清浄処理の対象となる半導体層は、InGaAs、InGaAsP、AlGaInAs、InGaAsP、AlGaInAs、InGaAsSb、InGaAsNなどのGaAs系、GaN、AlGaN、GaAsNなどのGaAs系、GaN、AlGaN、GaInN、AlGaInNなどのGaN系等のIIIーV族化合物半導体; ZnSe、ZnTe、MgZnSe、MgZnCdSe、MgZnSeTe、ZnSeTe、ZnO、MgZnO、MgCdZnO等のIIーVI族化合物半導体; 等の化合物半導体のほか、シリコンおよびその化合物、ゲルマニウムおよびその化合物等の半導体により構成される。なお、本発明における清浄処理の対象となる半導体層は、3元系でも4元系以上の組成でもよい。

【0049】このうち、III-V族化合物半導体層の表面に、索子の作製プロセスもしくは大気暴露によって付着した汚染物質の除去に本発明を適用した場合、顕著な効果が得られる。特に、従来技術によっては充分に除去することが困難であったシリコンの除去に適用すると、特に効果的である。

【0050】本発明におけるエッチング性物質としては、大多数の元素と結合して揮発性の化合物を形成する、ハロゲン元素またはその化合物を例示することができる。このうち、取り扱いが容易である点で、塩素 (C → ) を含む原料であることが好ましく用いられる。 【0051】本発明におけるエッチング性物質として

は、t - 塩化ブチル ( (CH<sub>3</sub>) <sub>3</sub> CCI: TBC I)、ピスジメチルアミノホスフィンクロライド ( [ (CH<sub>3</sub>) <sub>2</sub>] N<sub>2</sub> PCI: BDMAPCI)、塩 化水素 (HCI) や、塩化メチル (CH<sub>3</sub> CI)、四塩 化炭素(CCI4)、ビスジメチルアミノアルシンクロ ライド([(CH3)2] N2AsCI)、三塩化燐 (PCI3)、三塩化砒素AsCI3、塩素(CI2) や、同様のBr系原料、I系原料、F系原料を例示する ことができる。このうち、t-塩化ブチルを用いると、 清浄処理の対象となる半導体層のストイキメトリを比較 的良好に維持しつつ効果的にエッチングを行うことがで きる。たとえば、上記半導体層がIII-V族半導体 で、エッチングガスが特定のV族元素を含んでいる場 合、清浄処理の対象となる半導体層がエッチングガス中 に含まれるものと異なる種類のV族元素を含んでいる と、清浄処理中に表面に変性層が形成されてしまう問題 がしばしば起こるが、t-塩化ブチルはV族元素を含ま ないため、清浄処理中に変性層が形成されることがな く、好ましい。また、ビスジメチルアミノホスフィンク ロライドを用いた場合、エッチング能力の温度依存性が 比較的抑制されるため、安定した清浄処理を行うことが できる。

【0052】また、清浄処理の対象となる半導体層を構成するIII族元素が一種類からなる場合、本発明の表面処理中に変成層の形成や組成変化を起こしにくいため望ましく、さらには第一の半導体を構成するIII族元素がインジウム(In)で、たとえばInP、InAs、InN、InSbなど、であるか、またはガリウム(Ga)、たとえばGaAs、GaP、GaN、GaSbなど、である場合、より顕著な効果が現れる。

【0053】本発明は、半導体層の成長を気相成長装置を用いて実施する場合、顕著な効果が得られ、成長原料に有機金属を用いた有機金属気相成長(MOCVD Metal Organic Vapor Phase Epitaxy)法の場合に、より顕著な効果が現れる。またこの場合、結晶成長原料である水素化合物及び有機金属ガスについては特に限定はされず、所望の化合物半導体を得るのに必要な水素化合物及び有機金属化合物ガスを用いればよい。

## [0054]

【実施例】本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施例を以下に詳述するが、本発明は、その要旨を超えない限り実施例に限定されるものではない。

## 【0055】第一の実施例

本実施例では、MOVPE法を用いて、InP上にInPを再成長させる場合の成長界面の残留不純物除去について説明する。エッチング作用を有する原料として、tー塩化ブチル((CH3)3CCI:TBCI)を用い、結晶成長原料としては、tリメチルインジウム(TMIn)及びホスフィン(PH3)を用いた。図1のようにSnドープ  $\{001\}$  InP基板101上に減圧(60Torr)MOVPE法で1回目の成長層としてアンドープ  $\{000\}$  InP層103を1.0 $\mu$ m成長させた後、

一旦ウェハをMOVPE炉から取り出し、12時間大気 曝露する。ウェット処理等は実施しない。その後、この ウェハを再びMOVPE炉内に投入し、2回目の成長層 として0.5μmのアンドープInP層105を成長再 成長させた。

【0056】2回目の成長開始直前の第二の成長界面104で、MOVPE炉内でTBCIとTMIn及びPH3をウエハの表面に10分間供給して、表面清浄処理を行った(サンプルA)。この表面清浄処理の際のTBCIの供給量は19.4 $\mu$ mol/minで、これはInPのエッチング速度にして20.5nm/min相当し、TMInの供給量は15.08 $\mu$ mol/minであり、これらはInPの成長速度にして20.5nm/minに相当する。従って、TBCIによるInPの成長速度には10目に成長したアング速度と、TMIn及びPH3によるInPの成長速度は等しく、この表面清浄処理中に1回目に成長したアンドープInP層103の層厚変化はない。また表面清浄処理時の基板温度は、625 $\infty$ とした。

【0057】比較の為に2回目のInP層成長開始直前の第二の成長界面104でのTBCI、TMIn、及びPH3による表面清浄処理を行わずに2回目のアンドープInP層105の成長を開始したサンプル(サンプルB)も作製した。

【0058】サンプルA及びサンプルBの二つのサンプルの再成長界面での残留不純物濃度について2次イオン質量分析法(SIMS)を用い、アンドープInP層105をスパッタリングしながら深さ方向の分析を行った。

【0059】第二の成長界面104でTBCI、TMI n、及びPH3による表面清浄処理を行わなかったサン プルBでは、第二の成長界面104に残留不純物として C.O、Siが検出され、その濃度はそれぞれ、面密度 [CLTC: 6. 4×10<sup>10</sup> a toms/cm<sup>2</sup>, 0: 6. 9×10<sup>11</sup> a t om s/cm<sup>2</sup>, Si:1. 2× 10<sup>12</sup>atoms/cm<sup>2</sup>相当であった。一方、第二 の成長界面104でTBCI(19. 4μmoI/mi n)、TMIn (15. 08 μmo l/min)、及び PH3 (2. 68mmol/min) による表面清浄処 理を行ったサンプルAでは、第二の成長界面104での C.O.Si等の残留不純物はいずれも検出限界以下で あった。ここで本測定での検出下限はそれぞれ、C:6 ×10<sup>7</sup>atoms/cm<sup>2</sup>、0:6×10<sup>8</sup>atom s/cm<sup>2</sup>、Si:6×10<sup>7</sup>atoms/cm<sup>2</sup>相 当であった。またエッチングガスとして導入したCIも 全く検出されなかった。ここでCIの検出下限は、3× 107atoms/cm<sup>2</sup>程度であった。

【0060】なお、本実施例では第二の成長界面104 の清浄処理を例にあげて説明したが、第一の成長界面1 02の清浄処理に本発明を適用することもできる。

## 【0061】第二の実施例

本実施例では、本発明をInP系半導体レーザ索子に適用した。本実施例では、活性層を最上層とする半導体多層膜を形成した後、活性層表面の一部を覆うマスクを形成し、このマスクの両脇の部分をエッチングにより除去し、メサストライプを設ける。その後、マスクをウエットエッチングにより除去した後、活性層表面に対して本発明に係る清浄処理を実施する。また、上記メサストライプを設けた後、その表面に対しても本発明に係る清浄処理を実施する。以下、図10を参照して本実施例について説明する。

【0062】まず通常の結晶成長プロセスにより、n型 In P基板301上にIn Ga As P  $\angle$  In Ga As P 量子井戸307を活性層とするダブルヘテロ構造を作製し、SiO2をマスクとして、ドライエッチングにより深さ2 $\mu$ m程度の幅2 $\mu$ mのメサストライプ310を形成した。その後、このウエハをMOVPE炉内に導入し、第一の再成長界面308に第一の実施例と同じ条件で上記本発明の表面清浄処理を施した後に、p型InP層302、n型InP層300、p型InP層300、p型InP層300、p型InP

【0063】次にこのウエハをMOVPE炉外に取り出し、SiO2マスクを通常のウエットエッチングプロセスにより除去した後、再びMOVPE炉内に投入し、第二の再成長界面309に再度本発明の上記表面清浄処理を第一の実施例と同様の条件下で実施した後、p型InPクラッド層305、pーInGaAsコンタクト層306を形成した。その後、通常の電極形成プロセス、索子分離プロセスを行い、埋め込み型レーザ索子を完成させた。

【0064】この索子の電圧-電流特性、電流-光出力 特性を測定したところ、本発明の表面清浄処理を用いな い従来の素子に比べて、スロープ効率が大幅に改善され ると共に、高光出力時の電力-光出力変換特性が大幅に 改善され、同じ光出力を得るのに必要な駆動電圧が大幅 に低減されていることが確認された。これは、本発明の 表面清浄処理により電流ブロック層形成前の第一の再成 長界面308のSi等のn型残留不純物が減少したこと により、リーク電流が減少し、またクラッド、コンタク ト層形成前の第二の再成長界面309のSi等のn型残 留不純物が減少したことにより、電流障壁が取り除か れ、駆動電圧の低下した効果によるものであると考えら れる。なお、本実施例では、第一の再成長界面308お よび第二の再成長界面309の両方に表面清浄処理を施 したが、いずれか一方、たとえば第二の再成長界面30 9に対してのみ清浄処理を施してもよい。

#### 【0065】第三の実施例

本実施例では、清浄処理の条件を変更したこと以外は第 一の実施例と同様にして半導体多層構造を作製し、第二 の成長界面104でのC. O. Si等の残留不純物密度 を測定した。清浄処理の条件は表 1 に示した。表 1 の「処理条件」における各項目について、以下、説明する

【0066】(i) ガスの種類

t -塩化ブチル((CH3)3CCI:TBCI)、ビスジメチルアミノホスフィンクロライド([(CH3) 2] N2PCI:BDMAPCI)を用いた。

(ii)ガスの流量

MOVPE炉内へのガスの供給量を示す。

(iii) エッチング速度

表中に示された流量でエッチングガスのみを供給した場合のエッチング速度を示す。この値は予備実験により求められたものである。

#### (iv)成長速度

表中に示された流量で成長ガスのみを供給した場合の成 長速度を示す。この値は予備実験により求められたもの である。

#### (v) 膜厚変化指数

層厚が増加する場合を正、層厚が減少する場合を負と定義し、成長速度とエッチング速度の和を「膜厚変化指数」と定義した。清浄処理工程の前後における層厚変化の指標となる。

## (vi) ガス供給方式

連続方式とは、エッチングガスおよび成長ガスを一定時間連続的に供給する方式である。間欠方式とは、エッチングガスおよび成長ガスを一定時間、間欠的に供給する方式であり、ガスを供給する時間とガスの供給を停止する時間を交互に繰り返す。

(vii) ウエットエッチング

アンドープInP層103の清浄処理の前に、エッチング液を用いたエッチング処理を行った場合、ウエットエッチング「有り」と表記した。

【0067】(試料  $1\sim4$ ) エッチング作用を有する原料として、t-塩化ブチル(( $CH_3$ ) 3CCI:TB CI) またはビスジメチルアミノホスフィンクロライド([( $CH_3$ ) 2]  $N_2$  P CI:BDMAPCI)を用い、結晶成長原料としては、トリメチルインジウム(TMIn)及びホスフィン( $PH_3$ )を用いた。図1のようにSn ドープ {001} In P 基板 101上に減圧(60 T or r r) MOVPE 法で1回目の成長層としてアンドープ<math>In P MOVPE 活で1回目の成長をさせた後、一旦ウェハをMOVPE 炉から取り出し、12時間大気曝露する。その後、アンドープIn P MOVPE 1 MOVPE 1 MOVPE 2 MOVPE 2 MOVPE 2 MOVPE 2 MOVPE 3 MOVPE 3 MOVPE 4 MOVPE 4 MOVPE 5 MOVPE 6 MOVPE 6 MOVPE 6 MOVPE 6 MOVPE 7 MOVPE 7 MOVPE 8 MOVPE 9 MOVPE 9

【0068】その後、このウェハを再びMOVPE炉内に投入し、表 1 に示す条件で清浄処理を行った後、2回目の成長層として0.5 $\mu$ mのアンドープ InP層 105を再成長させた。

【0069】各試料における清浄処理は以下のとおりで

ある。

【0070】試料1では清浄処理を行わなかった。

【0071】試料2では、2回目の成長開始直前の第二の成長界面104で、MOVPE炉内でTBCIとTMIn及びPH3をウエハの表面に10分間供給して、表面清浄処理を行った。各ガスの供給量等は表1に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、625℃とした。処理前後におけるアンドープInP層103の層厚変化は認められなかった。

【0072】試料3では、2回目の成長開始直前の第二の成長界面104で、MOVPE炉内で以下のような処理を行った。すなわち、(i)TBCIとTMIn及びPH3をウエハの表面に1分間供給した後、(ii)15秒間、PH3を大量に供給してパージを行う、というステップを、20回繰り返して実施した。各ガスの供給量等は表1に示したとおりである。清浄処理時の基板温度は、625℃とした。処理前後におけるアンドープInP層103の層厚変化は100nm以下であった。

【0073】試料4では、2回目の成長開始直前の第二の成長界面104で、MOVPE炉内でビスジメチルアミノホスフィンクロライド(BDMAPCI)とTMIn及びPH3をウエハの表面に10分間供給して、表面清浄処理を行った。各ガスの供給量等は表1に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、625℃とした。処理前後におけるアンドープInP層103の層厚変化は認められなかった。

**曝露する。その後、ウエットエッチングを行うことな** 

く、このウェハを再びMOVPE炉内に投入し、表1に 示す条件で清浄処理を行った。その後、2回目の成長層 として0、5μmのアンドープInP層105を再成長 させた。

【0075】各試料における清浄処理は以下のとおりである。

【0076】試料5では清浄処理を行わなかった。

【0077】試料6では、2回目の成長開始直前の第二の成長界面104で、MOVPE炉内でTBCIとTMIn及びPH3をウエハの表面に10分間供給して、表面清浄処理を行った。各ガスの供給量等は表1に示したとおりである。ガスの供給は連続方式とした。清浄処理時の基板温度は、625℃とした。処理前後におけるアンドープInP層103の層厚変化は認められなかった。

【0078】上記各試料の清浄処理中の層厚変化は、いずれも100nm以下であった。上記各試料について、第一の実施例と同様にしてSIMSにより残留不純物綿密度を測定した。結果を表1および図2~7に示す。図2~7は、それぞれ、試料1~6の測定結果に対応する。表1中、「n. d.」とは、検出不可であったことを意味する。試料NO.5においては、該当するピークに対応する濃度は算出されたものの、ノイズとの判別が困難であったため、参考値として数値を示した。なお、図2~7では、不純物濃度(単位:atoms/cm3)として算定された数値(縦軸)を、面密度として換算し、この値を該当ピークに対応させて図中に記載した(単位:atoms/cm2)。

【0079】得られた結果より、以下のことが明らかになった。すなわち、膜厚変化指数が6nm以下(0.1 nm/sec以下)となるようにエッチングガスと成長ガスの供給比を調整することにより、残留不純物面密度が顕著に低減される。特にSiが効果的である。間欠供給とすることによって残留不純物密度が顕著に低減される。清浄処理前のウエットエッチングは、実施しない方が残留不純物密度が小さい。

【表1】

		<b>無料</b>	1	2	3	4	5	6
処理条件	エッチング	位領	なし	TBCL	TBCL	BUWAPCL	なし	TBCL
	ガス	深量 (unallenu) 量裏	1 /	19	38	27	l /	19
		エッチング速度 (ng/pin)	7	20.5	38.8	14.4		20.5
	成長ガス	<b>硅類</b>	1.7	TAKIn	TMin	TMIn	<i> </i>	TMIn
		漢堂 (past/min)	17	18	27	14	7	16
		成長速度 (op/pip)		20.5	34.8	17.9	7	20.5
	夏厚变化指数	(na/ain)	17	Ð	-4.2	3.5	$^{\prime\prime}$	0
	ガス供給方式		V	建铁	買欠	建数	7	連続
	ウエットエッキ	Fング	有り	有り	有り	有り	なし	なし
評価結果	爲留不純物	Si	1.2E+12	2.55+11	5.4E+10	5.4E-10	4.5E+11	N.G. (4.7E+9)
	面響症	С	5.0E+10	3.35-10	N.D.	N.D.	N.D.	N.O.
	(atems/en2)		1		i	i		

比を変化させて行ったものである。

【0081】図1と同様のサンプル構造において第二の成長界面104での表面清浄処理条件としては、エッチングガスであるTBCIの供給量を19.4 $\mu$ moI/min(InPのエッチング速度にして20.5nm/min相当)、PH3供給量を2.68mmoI/minと一定にし、TMInの供給量を0~30 $\mu$ moI/minの間で変化させて、10分間表面清浄処理を行い、続けてアンドープInP層105を成長した。続けてSIMS分析により第2界面の残留Si濃度について調べた。

【0082】図8は、第三の実施例における試料2のTMIn流量を変化させたもの(図中、「残留Si(連続型)」と表示)と、第三の実施例における試料3のTMIn流量を変化させたもの(図中、「残留Si(間欠型)」と表示)とが示されている。

【0083】図9は、第三の実施例における試料4のTMIn流量を変化させたものが示されている。

【0084】図8および図9には、残留Siの面密度と共に、TBCI及びTMInによるInPの成長速度(即ちアンドープInP層103(第一の半導体層)の膜厚変化速度)を成長を正、エッチングを負として示した。

【0085】いずれの系においてもTMInの供給量と 共に残留Si濃度が減少し、成長速度が0nm/sec になる付近で、残留Si濃度は最小値を示し、さらにT MIn流量を増やすと、再び残留Si濃度は上昇した。 これは、エッチングガスのTBCIのみを第二の成長界 面104に供給した場合、表面の残留Siは揮発性の塩 化物SiClxとして一旦は表面から脱離するものの、 Si-CIの結合が、Si-Pの結合に比べて弱く、S i-CIの結合がすぐに切れてまた表面に際付着してし まうが、TMInをTBCIと同時に供給すると、Si がSiClxとして表面から脱離すると同時に、それま でSiが占有していた安定なIII族サイトがInで埋 まり、一旦表面から脱離したSiが再びInP表面に付 着出来ずに表面から脱離していくためと考えられる。従 ってSiの脱離効率はTBCIによるInPのエッチン グ速度とTMInによるInPの成長速度が丁度釣り合 うあたりで最大となる。TMInによるInPの成長速 度がTBCIによるInPのエッチング速度を上回る と、今度はSiが脱離する前に、InP層が成長してし まい、表面の清浄処理が行われなくなるため第二の成長 界面104での残留Si濃度が上昇するものと考えられ

【0086】図8および図9の結果から、0.1 nm/sec以内の層厚変化速度とした場合、特に層厚変化が実質的にない場合に、残留Si密度が顕著に低減されることが判明した。

【0087】以上、実施例に基づいて本発明を説明した

が、本発明は上記各実施例に限定されず、本発明の技術 思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

【0088】たとえば上記実施例では、エッチング作用を有する原料として、TBCI、ビスジメチルアミノホスフィンクロライド([(CH3)2]N2PCI)を用いたが、他のCI系原料、例えば塩化水素(HCI)や、塩化メチル(CH3CI)、四塩化炭素(CCI4)、ビスジメチルアミノアルシンクロライド([(CH3)2]N2ASCI)、三塩化燐(PCI3)、三塩化砒素ASCI3、塩素(CI2)や、同様のBr系原料、I系原料、F系原料を用いてもよい。他の原料を用いる場合、原料の分解効率やエッチング効率は原料によって異なるが、基本的には上記実施例に示したようにエッチング原料による半導体層のエッチング速度と結晶成長原料による半導体層の成長速度をバランスさせることで最大のエッチング効率が得られ、同様の効果が得られる。

【〇〇89】また上記実施例では、結晶成長法としてMOVPE法を使った場合を例として説明したが、他の成長手法、たとえば分子線エピタキシー(MBE)法やガスソースMBE(GSMBE)法、有機金属MBE(MOMBE)法、化学ビーム成長(CBE)法などを使っても良い。また上記実施例では、InP系材料について説明したが、本発明はこれに制限されるものではなく、GaAs、InAs、GaP、GaNなどの他のIII-V族化合物半導体やII-VI族化合物半導体などの半導体材料に適用可能である。

【0090】また基板温度については、上記実施例では、625℃としたが、通常の結晶成長が可能な温度範囲例えばInPであれば400℃~700℃程度の間、GaAsであれば400℃から800℃の間であればよく、エッチング原料による半導体層のエッチング速度や結晶成長原料による半導体層の成長速度の基板温度による変化を補正して、両者がバランスさせることで最大のエッチング効率が得られ、同様の効果がある。

【0091】また、上記実施例では半導体層に対してエッチング作用を有するエッチング性物質を含む第一のガスと結晶成長原料を含む第二のガスとを同時に半導体層表面に供給したが、これらを交互に供給する方式とすることもできる。この場合、半導体層の成長が過度に進行してしまうと充分な清浄度を実現することが困難となるため、1~3原子層程度の厚みの成長が進行した後、エッチングが行われるというように、成長ガスとエッチングガスの切り替えを迅速に行うことが望ましい。

#### [0092]

【発明の効果】以上説明したように、本発明によれば、 もとの半導体層中の不純物拡散や結晶欠陥の発生を誘発 することなく、また形状変化を最小限にして、結晶成長 前の半導体基板表面や再成長前の半導体表面の不純物汚 染や物理的ダメージを再現性良く安定的に除去することが可能であり、成長界面を有する半導体素子の性能改善に大きな効果がある。

## 【図面の簡単な説明】

【図1】実施例で作製した半導体層の構造を示す図であ る。

【図2】実施例における残留不純物濃度のSIMS測定 結果を示す図である。

【図3】実施例における残留不純物濃度のSIMS測定結果を示す図である。

【図4】実施例における残留不純物濃度のSIMS測定 結果を示す図である。

【図5】実施例における残留不純物濃度のSIMS測定 結果を示す図である。

【図6】実施例における残留不純物濃度のSIMS測定結果を示す図である。

【図7】実施例における残留不純物濃度のSIMS測定結果を示す図である。

【図8】実施例における残留Si濃度のTMIn供給量依存性を示す図である。


【図9】実施例における残留Si濃度のTMIn供給量 依存性を示す図である。

【図10】第二の実施例における埋め込み型半導体レーザ構造を示す図である。


## 【符号の説明】


- 101 InP基板
- 102 第一の成長界面
- 103 アンドープInP層
- 104 第二の成長界面
- 105 アンドープInP層
- 301 n型InP基板
- 302 p型InP層
- 303 n型InP層
- 304 p型InP層
- 305 p型InPクラッド層
- 306 p-InGaAsコンタクト層
- 307 InGaAsP/InGaAsP量子井戸
- 308 第一の再成長界面
- 309 第二の再成長界面
- 310 メサストライプ


【図1】




【図2】








TMIn(µm ol/m in)





[図10]